동기 플리플롭,D 플립플롭,JK 플리플롭

동기 플리플롭

동기 플리플롭은 이전에 설명한 비동기 플리플롭을 좀더 효율적으로 응용하고 사용하기 위해서 만들었습니다. 

동기 플리플롭의 게이트 회로부터 보겠습니다. 

NOR 회로로 구성한 동기 플리플롭

위의 회로를 보고 

결과 진리표를 보고 진리표의 결과를 따라가보면 이해하기 쉽습니다. 

진리표

동기 플리플롭의 결과로 중요한것은 C가 0일때는 결과 값을 유지한다는것이죠. 

이전에 비동기보다 생각하는 방식이 좀더 단순해 졌습니다. 

그냥 C가 0이면 출력값을 유지 시킬수 있구나 ! 

하지만 여기서 메모리에 0 or 1을 저장하는데 진리표에서 불필요한 부분을 제거 한것이  D 플립플롭을 만들었습니다. 

D 플립플롭 

진리표

좀더 단순히 사용할수 있습니다, 

여기서 메모리에 저장하여 사용할 0과 1을 저장하는데 필요한 부분만 최소화하여 사용할수 있습니다. 

회로 에서 하나 하나 입력값을 주며 쫒아 가는것도 좋은 학습법이나 비동기,동기 플리플롭만 직접 따라가고 D플립플롭부터는 

그냥 맘편히 진리표에서 이렇게 결과가 나오는 구만 생각하면 좋을듯합니다. 

플리플롭이 이런거구나만 이해하고 진리표만 가지고 사용하는데 불편함이 없습니다. 

매번 회로를 따라가며 이해하는것은 너무 힘들기 때문입니다. 

JK 플리플롭

여기서 JK 플리플롭은 CP를 먼저 이해하고 진리표를 봐야합니다. 

JK플리플롭에서 데이터가 변하는순간은 CP 가 0 ->1 로 변하는 순간 또는 0 -> 1 로 변하는 순간입니다. 

그래서 Q 는 CP가 변하기 전이고 Q(t+1) 은 CP가 변하고 난뒤의 값을 말하는것이죠 .

기본적으로 위 와 같은 플리플롭을 이용해 메모리의 기초가 되지만 DRAM의 방식은 이와는 다릅니다. 축전기를 이용해 

데이터를 저장하는 방식으로 DRAM에서 회로의 메모리 방식을 사용하는것은 아니고 DRAM 보다 훨씬 빠른 메모리 속도가

필요한 부분에서 사용됩니다. 그이유는 가격이 많이 비쌉니다.